
Células de Referência de Tensão CMOS com Compensação de Temperatura
Información del documento
Idioma | Portuguese |
Número de páginas | 86 |
Formato | |
Tamaño | 1.32 MB |
Especialidad | Engenharia Eletrónica |
Tipo de documento | Dissertação |
- Células de referência de tensão
- Tecnologia CMOS
- Compensação de temperatura
Resumen
I. Introducción a la Tecnología CMOS y Referencias de Voltaje
El documento comienza con un repaso histórico de la tecnología VLSI (Very Large Scale Integration), destacando la evolución de los transistores de efecto de campo (FET) desde su concepción teórica en la década de 1930 hasta la introducción del transistor de unión bipolar (BJT) en 1947. Este avance marcó un hito en la electrónica, permitiendo la reducción del consumo de energía y la miniaturización de dispositivos. La invención del MOSFET, junto con la Ley de Moore que predice la duplicación de la densidad de transistores en los chips cada dos años, impulsó el desarrollo de la tecnología CMOS (Complementary Metal-Oxide Semiconductor), actualmente la más utilizada en la fabricación de circuitos integrados.
El documento enfatiza la importancia de las referencias de voltaje en los circuitos integrados. Una referencia de voltaje ideal es un componente electrónico que produce una tensión constante, independiente de la carga, la fuente de alimentación o la temperatura. Sin embargo, en la práctica, la temperatura afecta las características de los componentes electrónicos, lo que requiere un estudio exhaustivo de los circuitos que generan referencias de voltaje con compensación de temperatura.
II. El MOSFET y su Operación en el Contexto de las Referencias de Voltaje
La segunda sección se centra en el MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor), analizando su estructura básica y modos de operación. Se explica cómo la inversión del canal, inducida por la aplicación de una tensión positiva en la puerta, permite la conducción de corriente entre el dreno y la fuente. Se detallan las características de tensión-corriente del MOSFET en las regiones de operación lineal y de saturación, incluyendo el efecto de la modulación del largo del canal.
Además, se discute la operación del MOSFET en la región de inversión débil (subthreshold), donde la corriente de dreno es extremadamente baja y se utiliza en aplicaciones específicas como dispositivos de larga duración con baterías no recargables. Se analizan los parámetros como la tensión umbral (VTH) y su dependencia con la temperatura, resaltando la necesidad de compensación térmica para lograr referencias de voltaje estables.
III. Análisis de Circuitos de Referencias de Voltaje CMOS
La sección 3 presenta una descripción detallada de diferentes tipos de circuitos de referencias de voltaje CMOS, incluyendo aquellos basados en transistores bipolares y MOSFETs. Se explora la importancia de la compensación de temperatura en estos circuitos, utilizando técnicas como la compensación cuadrática y exponencial. Se destaca el circuito de referencia de voltaje de Brokaw, que utiliza un amplificador operacional para obtener una referencia de voltaje de banda prohibida con baja dependencia de la fuente de alimentación.
El documento explora diversas estrategias para la compensación de temperatura en los circuitos de referencia CMOS, como la utilización de resistencias con coeficientes de temperatura específicos, el aprovechamiento de la relación entre la tensión umbral del MOSFET y la temperatura, y la operación en la región de inversión débil. Se presentan ejemplos de circuitos de referencia CMOS con compensación de temperatura que utilizan diferentes técnicas, como la fuente de tensión de referencia con compensación de curvatura y la fuente de tensión de referencia basada en una PTAT de corriente.
IV. Simulación y Diseño de Layouts de Circuitos de Referencias de Voltaje CMOS
El documento describe la simulación esquemática de diferentes circuitos de referencias de voltaje CMOS, incluyendo el uso del simulador Spectre de Cadence. Se abordan los aspectos clave del diseño de layouts, incluyendo las reglas de diseño que garantizan la fabricación y el funcionamiento correcto del circuito. Se analizan los efectos parasitarios asociados a la construcción del layout y su impacto en el rendimiento de los circuitos analógicos y digitales.
Se describen técnicas de simulación como DRC (Design Rule Check), Extracció de parámetros y LVS (Layout Vs. Schematic), cruciales para verificar la integridad del layout. Se presentan resultados de simulaciones realizadas en diferentes condiciones, incluyendo el caso típico y las peores condiciones de consumo de potencia, mostrando la influencia del layout y los efectos parasitarios en el comportamiento del circuito. Se destaca la importancia de optimizar el diseño del layout para minimizar los efectos parasitarios y mejorar la confiabilidad del circuito.
Referencia de documento
- CMOS Digital Integrated Circuits: Analysis and Design (S. M. Kang and Y. Leblebici)
- Operation and Modeling of the MOS Transistor (Y. P. Tsividis)
- Principles of CMOS VLSI Design: A Systems Perspective, Second Edition (N. H. E. Weste and K. Eshraghian)
- VLSI Design Techniques for Analog and Digital Circuits (R. L. Geiger, P. E. Allen and N. R. Strader)
- A 2-V 23µA 5.3-ppm/ºC Curvature-Compensated CMOS Bandgap Voltage Reference (K. N. Leung, P. K. T. Monk and C. Y. Leung)